

KOREAN PATENT ABSTRACTS

(11)Publication

1020020002570 A

number:

(43)Date of publication of application:

10.01.2002

(21)Application number: 1020000036780

(22)Date of filing:

30.06.2000

(71)Applicant:

HYNIX SEMICONDUCTOR INC.

(72)Inventor:

YANG, U SEOK YUM, SEUNG JIN

(51)Int. CI

H01L 27/105

(54) METHOD FOR MANUFACTURING FERROELECTRIC MEMORY DEVICE CAPABLE OF PREVENTING CHARACTERISTIC OF FERROELECTRIC CAPACITOR FROM BEING DEGRADED BY REACTIVE ION ETCH

(57) Abstract:

PURPOSE: A manufacturing method for ferroelectric memory device is provided to prevent a characteristic of a ferroelectric capacitor from being degraded by a reactive ion etching(RIE) process performed after the ferroelectric capacitor is formed, by forming ultraviolet(UV) blocking layer covering the ferroelectric capacitor.

CONSTITUTION: A ferroelectric capacitor composed of a lower electrode(41), a ferroelectric layer(42) and electrode(43) is formed а

semiconductor substrate. The UV blocking layer(45) is formed on the resultant structure. An interlayer dielectric is formed on the UV blocking layer. The interlayer dielectric and the UV blocking layer are selectively removed by the RIE process to form a contact hole exposing the upper electrode of the ferroelectric capacitor.

© KIPO 2002

Legal Status

공개특허 제2002-2570호(2002.01.10) 1부.

[첨부그림 1]

록 2002-0002570

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

| (51) Int. Cl HDIL <i>27/</i> 105 | (11) 공개번호 독2002-0002570 (43) 공개일자 2002년이윌(0월 |
|-------------------------------------|---|
| (21) 출원번호 (22) 출원임자 | 10-2000-0036780 2000년06월 30일 |
| (71) 출원민 | 주식회사 하미닉스반도체 박중섭 |
| (72) 발영자 | 경기,이천시 부발읍 아미리 산136-1 양우석 |
| | 경기도이천시중포등213-5대위(차이파트)이 -601 염승권 |
| (개) 대리인 | 경기도이 천시대합면 사동리현대5차마파트502-304 특허법인 신성 |

AN 87 : 28

.(6) 변용성 이온식각에 약한 강유전체 케피시터 특성 저하름밤지할 수 있는 강유전체 때모리 소자 제 조 방법

بيون

는 발명은 강유전체 캐패시터 형성 후 십시되는 RIE 석각공정에 의해 강유진체 캐패시터의 특성이 저히되는 것을 효과적으로 방지할 수 있는 강유전체 메모리 소자 제조 방법이다. RIE 공정에 따른 강유전체 캐패시터의 특성 말화를 방지하기 위해서는 강유전체 캐패시터에 인가되는 것을 차단하기 위해서는 강유전체 캐패시터에 조사되는 IV 광을 차단하이야 한다. 바이어스 전압이 인가되는 것을 차단하기 위해서는 강유전체 캐패시터에 조소되는 IV 광을 차단하기 위해서 강유전에 개패시터를 전도막으로 덮어야 하는데, 이는 강유전체 캐패시터의 단국을 유발하므로 불가능하다. 본 발명은 강유전체 캐패시터에 조사되는 IV 광을 차단하기 위해 강유전체막 상부에 IV 차단막을 형정한 상태에서 RIE 공정을 심시하는데 그 특징이 있다.

0.05

520

MEIOI

강유전체, 커丽시터, RIE, IV, 차단

ANH

504 20a 48

도 1a 및 도 1b는 증래 기술에 따른 강유전체 메모리 소자 제조 공정 단면도, 도 2a 및 도 2b는 본 발명의 실시 예에 따른 강유전체 메모리 소자 제조 공정 단면도.

도면의 주요부분에 대한 도면 부호의 설명

41: 하부전극

42: 강유전체막

43: 삼부건극

44: 수소확산방지막

45 UV 차단막

. 空图의 各项者 整图

医复义 母母

:5-1

思想的 电微色 对象是似 型 J 是似의 否而对象

본 발명은 비휘말성 메모리 소자 제조 분야에 판한 것으로, 특히 반응성 미본식각에 의한 강유전체 캐패 시터의 특성 저하를 방지할 수 있는 강유전체 메모리 소자 제조 방법에 판한 것이다.

반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 개패시터에 사용할으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개립이 진행되어왔다. FeRM(ferroelectric random access memory) 소자는 비취활성 메모 리 소자의 일종으로 진원이 분이건 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도 도 기존의 DRAM에 필작하며 차세대 기억소자로 각광받고 있다.

FeRAM의 축전물질로는 Sr,Bi,To,O, (이하 SBT)와 Pb(Zr,Ti)O,(이하 PZT) 박막이 주로 사용된다. 강유전체 는 상은에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분국(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘말성(nonvolatile) 메모리 소자로의 용용이 실현되고 있다. 강유전체 박 막을 미용하는 비휘말성 메모리 소자는; 기체주는 전기장의 방향으로 분극의 방향을 조절하여 산호를 입 당하고 전기장을 제거하였을 때 당마있는 잔류분극의 방향에 의해 디지털 산호 1과 0을 저장하는 원리를 이용한다.

첨부된 도면 도1 a 및 도 1b를 참조하여 중래 FeRAM 소자 제조 공정을 설명한다.

급수된 모든 모든 이 및 모르마를 업고하여 등에 (PMM 교사 제고 등장을 입능한다. 도 1호는 트런지스터, 비트라인 그리고 강유전체 캐패시터 형성이 완료된 상태를 보이는 공정 단면도이다. 즉, 소자분리막(21) 그리고 게이트 절면막(12), 게이트 전국(13) 및 소오스 드레인(14)으로 이무머지는 트랜지스터 현성이 완료된 반도체 기관(10)을 당는 제1 층간접면막(15) 내에 제1 문맥읍(C1)을 형성하고, 상기 제1 문맥읍을 통하며 트랜지스터의 소오스 드레인(14)과 연결되는 비트라인(16)을 형성 산 다음, 비트라인(16) 형성이 완료된 전체 구조 상에 제2 충간절면막(17)을 형성하고, 제2 충간절면막 (17)과 제1 층간절면막(15)을 선택적으로 작각하며 트랜지스터의 또 다른 소오스 드레인(14)과 연결되는 제2 콘맥읍(C2)을 형성하고, 제2 콘맥읍(C2) 내에 플리심리콘 플러그(18), 실리사이드총(19) 및 확산방지 막(20)을 형성하고, 하부전국(21), 강유전체막(22) 및 상부전국(23)으로 이루대지는 강유전체 캐패시터를 형성하며 상기 제2 콘맥홉(C2)을 통하며 트랜지스터와 연결시킨 상태를 보이고 있다.

도 IB는 삼기와 같은 강유전체 캐패시터 형성이 완료된 전체 구조 상에 수소 확산방지막(24) 및 제3 충간 절연막(25)을 형성하고, 제3 충간절연막(25)과 수소 확산방지막(24)을 선택적으로 식각하며 강유전체 캐 패시턴인 상부건국(23)을 노출시키는 제3 콘택율(C3)을 형성한 다음, 금속배선(26)을 형성한 것을 나타내

전습한 바와 같이 이루어지는 증래 강유전체 메모리 소자 과정에서 식각은 통상적으로 RIE(reactive ion etching) 공정으로 진행된다. RIE 공정은 기판에 바이어스(blas) 전압이 인가되고 들라즈마로부터 발생하는 UV 광이 기판에 조시되는 환경에서 진행되는데, 이런 환경에서 상기 제3 콘택홀(G)을 형성할 경우 강유전체 케페시터 특성의 열화를 유발한다.

基图的 的导卫자 하는 기술적 承재

상기와 같은 문제점을 해결하기 위한 본 발명은 강유전체 캐패시터 형성 후 실시되는 RIE 식각공장에 의 해 강유전체 캐패시터의 특성이 저하되는 것을 효과적으로 방지할 수 있는 강유전체 메모리 소자 제조 방 법을 제공하는데 그 목적이 있다.

#8의 구경 및 작용.

상기와 같은 목적을 달성하기 위한 본 발명은 강유전체 캐패시터 형성이 완료된 상태에서 반응성 이온식 각 공정을 진행하는 강유전체 메모리 소자 제조 방법에 있어서, 상기 강유전체 캐패시터를 덮는 UV말 차 단막을 형성하는 단계; 및 반응성 미옥식각 공정을 진행하는 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.

또한 상기와 같은 목적을 달성하기 위한 본 방명은, 반도체 기판 상부에 하부전국, 강유진체막 및 상부전 국으로 이루어지는 강유전체 개패시터를 형성하는 제1 단계: 상기 제1 단계가 완료된 전체 구조 상에 UV 광 차단막을 형성하는 제2 단계: 상기 UV광 차단막 상에 흥간점연막을 형성하는 제3 단계: 및 반응성 이 온식각 공정으로 상기 총간절연막 및 상기 UV광 차단막을 선택적으로 제거하여 상기 강유전체 개패시터의 상기 상부전국을 노출시키는 문력용을 형성하는 제4 단계를 포함하는 강유전체 개패시터 형성 방법을 제 공한다.

또한 상기와 같은 목적을 달성하기 위한 본 발명은, 반도체 기관 상부에 하부전국, 간유전체막 및 상부전 국으로 이루어지는 강유전체 캐패시터를 형성하는 제1 단계: 상기 제1 단계가 완료된 전체 구조 상에 수 소확산방지막을 형성하는 제2 단계: 상기 수소확산방지막 상에 W함 치단막을 형성하는 제3 단계: 상기 (항공 치단막 상에 흥간절연막을 형성하는 제4 단계: 및 반응성 이온식간 당을 증간 중간절연막; 상기 (항광 치단막 당에 흥간절연막을 형성하는 제4 단계: 및 반응성 이온식간 공정으로 상기 흥간절연막; 상기 (항광 치단막 및 상기 수소확산방지막을 선택적으로 제거하며 상기 강유전체 캐패시터의 상기 상부전국을 노출시키는 콘택용을 형성하는 제5 단계를 포함하는 강유전체 캐패시터 형성 방법을 제공한다.

RIE 공정시 강유전체 개패시터의 특성 열화를 방지하기 위해서 강유전체 개패시터에 인가되는 바이어스 전압 또는 강유전체 개패시터에 조사되는 W 광을 차단하여야 한다. 바이어스 전압이 인가되는 것을 차단 하기 위해서는 강유전체 개패시터를 전도막으로 덮어야 하는데, 이는 강유전체 개패시터간의 단탁을 유발

하므로 불가능하다. 본 방명은 강유전체 캐패시터에 조사되는 UV 광용 차단하기 위해 강유전체막 상부에 UV 차단막(blocking layer)을 형성한 상태에서 식각공정을 실시하는데 그 특징이 있다.

UV 차단막은 UV 광용수(absorption) 특성이 우수해야할 뿐만 아니라 캐피시터의 누설전투 증가를 방지하기 위해서 접면 특성이 우수해야야 한다. 미러한 두 가지 요건을 동시에 만즉시키는 재료로는 SiN 또는 SION 등이 있는데, UV 광용수 특성은 막 내부의 SI-H 결합 공도와 N 공도가 증가할수록 항상된다. 한편, SIN 또는 SION 증학 공정은 강유전체 내부로 수소원자 및 이본 확산을 유립하며 강유전체 특성 저하를 마기시킨다. 따라서 SIN 또는 SION 등으로 UV 차단막을 형성할 경우에는 AI,O, 등과 같은 수소확산방지막 형성 공정이 선행되어야 한다.

이하. 첨부된 도면 도 2a 및 도 2b를 참조하여 본 발명의 실시 에에 따른 FeRAM 소자 제조 방법을 상세하 게 설명한다.

먼저 도 26에 도시한 바와 같이, 소자본리막(31) 그리고 게이트 절면막(32), 게이트 전극(33) 및 소오스 드레인(34)으로 이루어지는 트랜지스터 형성이 완료된 반도체 기판(30) 상에 제1 총간절면막(35)을 형성하고, 제1 총간절면막(35) 내에 형성된 제1 콘택홀(CI)을 통하여 트랜지스터의 소오스 드레인(34)과 연결되는 비트리만(36)을 형성한 다음, 비트라인(36) 형성이 완료된 전체 고조 상에 제2 총간절면막(37)을 형성하고, 제2 총간절면막(37)과 제1 총간절면막(35)을 선성이 완료된 전체 건강하여 트랜지스터의 또 다른 소오스 드레인(34)과 연결되는 제2 콘택홀(C2)을 헌성한 다음, 제2 콘택홀(C2) 내에 플리실리콘 플러그(38), 실리사이드총(38) 및 확산방지막(40)을 형성하고, 하부전극(41), 강유전체막(42) 및 상부전극(43)으로 이루어지는 강유전체 개패시터를 형성하여 상기 제2 콘택홀(C2)을 통하여 트랜지스터와 연결시킨다.

상기 제1 흥간접연막(35)은 HTO(high temperature oxide)와 BPSB(borophosphosilicate glass)를 적용하여 형성하고, 상기 설리사이드용(39)은 즐리실리콘 즐러그(38) 상에 TI, Co 등을 형성하여 후열처리를 실시하여 형성한다. 그리고, 상기 확산방지막은 TIM, TiAIN 또는 TISIN 등으로 형성한다. 상기 강유전체 캐패 사타의 하부전국(41)은 Pt/IrO/Ir 및 IrO/Ir의 적흥구조 또는 Pt/RuO/Ru 및 RuO/Ru의 적흥구조로 형성하고, 상기 강유전체액(42)은 페로브스카이트(peroskite) 구조를 갖는 PZT(Pb(Zr,Ti,_)O, x는 0.4 내지 0.6) 또는 SBT(Sr,Bi,Ta,O, x는 0.7 내지 1.0, y는 2.0 내지 2.6), SBTN(Sr,Bi,Ta,Nb,)O, x는 0.7 내지 1.0, y는 2.0 내지 2.6), SBTN(Sr,Bi,Ta,Nb,)O, x는 0.7 내지 1.0, y는 2.0 내지 2.6), SBTN(Sr,Bi,Ta,Nb,)O, x는 0.6 내지 0.9) 등 과 같은 Bi-레이어드(Bi-layered) 페로브스카이트 구조를 갖는 강유전체막으로 형성하며, 상부전국(43)은 만막 또는 IrO, RuO, 등으로 형성한다.

다음으로 도 20에 보이는 비와 같이, 강유전체 캐패시터 형성이 완료된 전체 구조 상에 수소 확산방지막
(44), UV 처단막(45) 및 제3 출간집연막(46)을 형성하고, 제3 충간집연막(46), UV 처단막(45) 및 수소 확산방지막(44)를 선택적으로 식각하며 강유전체 캐패시터의 승부전국(43)를 노출시키는 제3 콘택용(3)를 형성한 다음, 금속배전(47)을 형성한다는 한편, UV 황은 금속에 잘 흡수되어 투교하다 및 하는 특성을 것으므로 UV 왕이 강유전체 막에 조사되기 위한 경로는 상부전국이 있는 캐패시터의 옆면(side-wall)이다.
따라서 UV 처단막은 캐패시터의 옆면에 조사되는 UV 광을 차단하는데 주 목적이 있다. 또한 출간절연막, UV 차단막은 및 수소확산방지막은 통시에 식각하는데, 수소확산방지막(10A); 출간절연막(약 500A)
비해 때무 잃기 때문에 이를 식각하는 시간은 충간절연막, 식각하는 시간에 비해 때무 짧아서 수소확산방지막

상기 수소 확산방지막은 상기 UV 차단막(45) 및 제3 총간철연막(45) 형성 과정에서 발생하는 수소가 같은 전체 캐피시터 내부로 확산하는 것을 방지하기 위한 것으로서, 본 발명의 실시 예에서는 수소확산방지막 (44) 형성을 위하며 MDCVI(metal organic chemical vapor deposition) 또는 ALD(atomic loyer deposition) 방법으로 50 시 내지 100 시 두께의 ALQ 다음 축하한다. 전기 UV 차단막(45)은 등 Ik 및 NH,를 사용하며 형성한 SIN 또는 SIH, NH, 및 ND를 사용하여 형성한 SIM으로 미루더진다. UV 차단막(45)은 들 라즈마를 이용한 확학기상중착방법 또는 저압(10w pressure) 확학기상중착방법으로 형성하며, 그 두께는 1000 시 내지 3000 시가 되도록 한다. 상기 제3 충간철연막(46)은 SID와 30여(화기 이 의소화)를 적충하여 형성한다. 그리고 상기 금속배선(47)은 TIN 확산방지막, 시막 및 TIN 반사방지막을 적충하고 패터닝하여 형성한다.

진습한 본 발명의 심시예에서는 물리심리콘 들러그(38)를 형성하여 트랜지스터와 개패시터를 연결하는 경 우클 예로서 설명하였지만, 플리심리콘 플러그룹 이용하지 않는 MPP(non-poly-sillcon plus) 구조를 갖는 저밀도 FeRAM 소지에도 적용가능하다.

이상에서 설명한 본 발명은 전술한 심시에 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술 적 사상을 벗어나지 않는 밤위 내에서 여러 가지 치판, 변형 및 변경이 가능하다는 것이 본 발명이 속하 는 기술분이에서 통상의 지식을 가진 자에게 있어 당백할 것이다.

2000 点对

상기와 같이 이루어지는 본 발명은 강유전체 개패시터를 덮는 W 차단막을 형성함으로써, 강유전체 개패 시터 형성 후 실시되는 RIE 심각공정에 의해 강유전체 캐패시터의 특성이 저하되는 것을 효과적으로 방지 할 수 있다.

(도) 경구의 범위

청구항 [

강유전체 캐패시터 형성이 완료된 상태에서 반응성 이온식각 공정을 진행하는 강유전체 메모리 소자 제조

방법에 있머서.

상기 강유전체 캐패시터를 덮는 UV광 차단막을 형성하는 단계; 및 반용성 미온식각 공정을 진행하는 단계 를 포함하는 강유전체 메모리 소자 제조 방법

청구항 2

강유진제 메모리 소자 제조 방법에 있어서,

반도체 기판 상부에 하부전국, 강유전체막 및 상부전국으로 이무어지는 강유전체 캐패시터를 형성하는 제1 단계:

상기 제1 단계가 완료된 전체 구조 상에 W광 차단막음 형성하는 제2 단계;

상기 UV광 차단막 상에 총간절면막을 형성하는 제3 단계; 및

반용성 NI온식각 공청으로 상기 총간절면막 및 상기 UV광 차단막을 선택적으로 제거하며 상기 강유전체 캐패시터의 상기 상부전극을 노출시키는 콘택홈을 형성하는 제4 단계

를 포함하는 강유전체 캐패시터 형성 방법.

청구한 3

강유전체 메모리 소자 제조 방법에 있어서,

반도체 기판 상부에 하부전국, 강유전체막 및 상부전국으로 이루어지는 강유전체 캐페시터를 형성하는 제1 단계:

- 상기 제1 단계가 완료된 전체 구조 상에 수소확산방지막을 형성하는 제2 단계;
- 상기 수소확신방지막 상에 LV광 차단막을 형성하는 제3.단계;
- 상기 W광 차단막 상에 충간절연막을 형성하는 제4 단계; 및

반응성 이온식각 공정으로 상기 총간절면막, 상기 UV당 차단막 및 상기 수소확산방지막률 선택적으로 제 거하며 상기 강유전체:캐패시터의 상기 상부전국을 노출시키는 콘택홀을 형성하는 제5 단계 를 포함하는 강유전체 메모리 소자 제조 방법.

청구한 4

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 UV광 차단막을,

SION 또는 SIN으로 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.

청구합.5

제 4 항에 있어서,

상기 UV광 차단막을 1000 Å 내지 3000 Å 두째로 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.

청구항 6

제 3 항에 있어서.

상기 수소확신방지막을 AI 및로 형성하고,

상기 IV광 차단막을 SION 또는 SIN으로 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.

청구함 7

제 6 할에 있어서.

상기 수소확산방지막을 50 Å 내지 100 Å 두페로 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.


⊊B

BEST AVAILABLE COPY


[첨부그림 5]

氧2002-0002570


<u>EB</u>1a




£B16



*⊊B2*a



52026



-5-5